

Esame di Elettronica dei Sistemi Digitali, Elettronica per l'Innovazione del Prodotto

Prof. Roberto Passerone, Ing. Leonardo Gasparini

13 Luglio 2015, **Fila A**

Si svolga a scelta l'intera Sezione 1 o l'intera Sezione 2, e si realizzi quindi il progetto indicato nella Sezione 3. I punti assegnati ad ogni domanda indicati sono approssimativi.

1 Il linguaggio VHDL

Senza farne la storia, si descriva l'uso odierno del linguaggio VHDL e come si inserisce nel flusso di progetto. Si descriva in particolare:

- (3 pts) La struttura generale del codice, con particolare riferimento ai concetti di entità ed architettura e la loro funzione all'interno della specifica. Si discutano in particolare i vari modi dei segnali e il loro uso.
- (3 pts) Lo stile di descrizione dataflow, e come avviene la valutazione degli statement concorrenti (si descriva chiaramente quando viene valutata un'espressione e quando viene assegnato il valore). Si mostri un esempio di come la valutazione delle equazioni sia indipendente dall'ordine in cui le equazioni sono scritte nella specifica.
- (3 pts) Lo stile di descrizione strutturale, mostrando il codice dell'entità e dell'architettura della **TopLevel** presente in Figura 1.
- (3 pts) Lo stile di descrizione procedurale, ponendo attenzione a descrivere il ruolo della sensitivity list, e descrivendo come avviene l'attivazione del processo e la valutazione degli statement sequenziali. In particolare, si discuta la differenza tra il comportamento di segnali e variabili, e quando vengono assegnati loro i valori.

2 Sintesi a 2 livelli

Si descriva come avviene la semplificazione (sintesi) a 2 livelli di funzioni booleane rispondendo alle seguenti domande, facendo riferimento, ove richiesto, alla funzione booleana $f(A,B,C,D)$ in Figura 2:

- (3 pts) Qual è la differenza tra "funzione" ed "espressione"? Si faccia un esempio che identifichi chiaramente l'uno e l'altro. Quali sono gli obiettivi della sintesi? E cosa si intende per forma canonica? Si sintetizzi quindi la funzione f in forma canonica come somma di prodotti.
- (3 pts) Quali strumenti algebrici (proprietà) abbiamo a disposizione per semplificare le espressioni? Accompagnare la risposta con un esempio applicato all'espressione ottenuta al punto precedente.
- (3 pts) Cosa si intende per implicante? Se ne fornisca la definizione e si accompagni la risposta con un esempio realizzando la mappa di Karnaugh di f ed individuando due termini, dei quali uno è implicante dell'altro.
- (3 pts) Qual è il ruolo dei don't care nella semplificazione? Si evidenzino come possono essere utilizzate nell'ottimizzazione di f a partire dalla sua mappa di Karnaugh.




Figure 1: Esempio di sistema da descrivere.

A	B	C	D	$f(A,B,C,D)$
0	0	0	0	-
1	0	0	0	1
0	1	0	0	0
1	1	0	0	-
0	0	1	0	1
1	0	1	0	-
0	1	1	0	0
1	1	1	0	0
0	0	0	1	0
1	0	0	1	-
0	1	0	1	1
1	1	0	1	-
0	0	1	1	0
1	0	1	1	1
0	1	1	1	0
1	1	1	1	0

Figure 2: Tabella di verità della funzione booleana da sintetizzare.

3 Generazione di un segnale di sincronismo a partire da un trigger esterno

Si vuole realizzare un circuito digitale che generi un unico impulso di durata pari ad un singolo colpo di clock per ogni fronte di salita del segnale in ingresso. Sulla linea è presente una forte componente rumorosa che si vuole filtrare onde evitare di generare molteplici impulsi per un singolo fronte di salita. Il comportamento che si vuole ottenere è il seguente:

- L'impulso in uscita si deve generare non appena il segnale in ingresso, opportunamente digitalizzato campionandolo con il clock di sistema, assume un valore logico alto, anche se c'è per un solo colpo di clock.
- Nei periodi di clock immediatamente successivi, il segnale in ingresso può tornare ad un valore logico basso ed oscillare, ma queste transizioni devono essere ignorate, fino a che il segnale non rimane stabile ad un valore logico alto per almeno 4 colpi di clock consecutivi.
- Dopodiché bisogna rilevare la transizione opposta seguendo lo stesso principio, senza generare alcun impulso in uscita.

Il comportamento che si vuole ottenere ed un possibile schema di implementazione sono illustrati in Figura 3. Il sistema digitale è composto da:

- Un clock di sistema con frequenza pari a 100MHz.
- Un trigger in ingresso *TrigIn*, caratterizzato da una frequenza di circa 1 KHz, un duty cycle del 50% ed un fronte di salita molto lento.
- Un contatore modulo 4 **CTR4**, dotato di un piedino di clock *Clk* ed uno di reset sincrono *CtrRst* in ingresso ed un piedino di terminal count *CtrTc* in uscita.




Figure 3: Comportamento desiderato e schema del circuito.

- Una macchina a stati **MSF** che gestisce il contatore per filtrare il segnale nel tempo e generare il segnale in uscita *TrigOut*.

Si richiede di:

- (9 pts) Progettare la macchina a stati finiti mostrando e commentando a parole il diagramma degli stati. Si noti che l'uso di uscite condizionate può rendere la macchina a stati più semplice.
- (4 pts) Completare il digramma temporale mostrato in Figura 4.
- (5 pts) Si sviluppi il codice VHDL del contatore, che in seguito alla procedura di reset esegue un conto alla rovescia dal valore massimo a zero e poi si ferma. Al termine del conteggio il segnale di terminal count (solitamente basso) deve essere settato ad un valore logico alto fino all'arrivo di un nuovo impulso di reset.

NOME e MATRICOLA: _____




Figure 4: Diagramma temporale.